電子設(shè)備的靈敏度越來越高，這要求設(shè)備的抗干擾能力也越來越強(qiáng)，因此汽車電路板設(shè)計也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問題之一。本文將介紹PCB設(shè)計中降低噪聲與電磁干擾的一些小竅門。

（1） 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。

（2） 時鐘、總線、片選信號要遠(yuǎn)離I/O 線和接插件。

（3） 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘。

（4） 對A/D 類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。

（5） 時鐘線垂直于I/O 線比平行I/O 線干擾小，時鐘元件引腳遠(yuǎn)離I/O 電纜。

（6） 元件引腳盡量短，去耦電容引腳盡量短。

（7） 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。

（8） 對噪聲敏感的線不要與大電流，高速開關(guān)線平行。

（9） 石英晶體下面以及對噪聲敏感的器件下面不要走線。

（10） 弱信號電路，低頻電路周圍不要形成電流環(huán)路。

（11） 信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。

（12） 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

（13） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。