對于layout的工程師們來說，在PCB設(shè)計(jì)中如何提高電路板的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問題之一。在這里，電路板廠家為您介紹電路板設(shè)計(jì)中降低噪聲與電磁干擾的一些小竅門，千萬不要錯(cuò)過哦~

(1)能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

(2)可用串一個(gè)電阻的辦法，降低控制電路上下沿變速率。

(3)盡量為繼電器等提供某種形式的阻尼。

(4)使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。

(5)時(shí)鐘產(chǎn)生器盡量近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

(6)用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短。

(7)I/O驅(qū)動(dòng)電路盡量近印制電路板邊，讓其盡快離開印制電路板。對進(jìn)入印制電路板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。

(8)MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

(9)閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。